У нас на сайте представлено огромное количество информации, которая сможет помочь Вам в написании необходимой учебной работы. 

Но если вдруг:

Вам нужна качественная учебная работа (контрольная, реферат, курсовая, дипломная, отчет по практике, перевод, эссе, РГР, ВКР, диссертация, шпоры...) с проверкой на плагиат (с высоким % оригинальности) выполненная в самые короткие сроки, с гарантией и бесплатными доработками до самой сдачи/защиты - ОБРАЩАЙТЕСЬ!

Оглавление

Введение                                                                                                       4

1.      Асимметричный маркерный процессинг                                  6

1.1.   Описание  . . . . . . . . . . . . . . . . . . . . . . . . . . . .        6

1.2.       Стек протоколов передачи маркера  .  .  .  .  .  .  .  .  .  .  . . .        7

1.2.1.   Прикладной уровень   . . . . . . . . . . . . . . . . .        7

1.2.2.         Уровень представления .  .  .  .  .  .  .  .  .  .  .  .  .  . . .        7

1.2.3.         Транспортный уровень . . . . . . . . . . . . . . . .        8

1.2.4.   Сетевой уровень . . . . . . . . . . . . . . . . . . . .        9

1.2.5.   Физический уровень    . . . . . . . . . . . . . . . . .      10

1.3.   Формат пакета .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . . .      10

1.4.       Реализация физического уровня  стека  протоколов  пере- дачи маркера . . . . . . . . . . . . . . . . . . . . . . . . . .                10

1.5.       Возможные применения АМП .  .  .  .  .  .  .  .  .  .  .  .  .  . . .      11

2.    Цели и задачи                                                                                     13

3.    Обзор существующих реализаций                                             14

4.    Обзор аналогов                                                                                  15

4.1.       Heterogeneous System Architecture . . . . . . . . . . . . . .      15

4.2.       Механизм взаимодействия с гетерогенной  системой  в Code Composer Studio .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . . .      16

4.3.       Механизм взаимодействия с гетерогенной системой в Vivado 17

5.     Стек технологий                                                                                18

5.1.  Плата evmk2h  . . . . . . . . . . . . . . . . . . . . . . . . .      18

5.2.  Язык   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      19

5.3.   Среда разработки  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . . .      19

6.    Реализация АМП                                                                               20

6.1.   Запуск первых программ .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . . .      20

6.2.   Организация общения ядер ARM и DSP  .  .  .  .  .  .  .  . . .      21

Введение

Существует несколько основных подходов к проектированию архи- тектуры современного компьютера. Самой простой и наименее про- изводительный из них — одноядерная архитектура. Сегодня данный подход становится все менее и менее популярным и используется пре- имущественно для узкого спектра специализированных устройств [22]. Намного эффективнее и популярнее оказалась многоядерная архитек- тура. Она используется практически в любом достаточно сложном вы- числительном устройстве и огромное внимание уделяется разработке программных решений под такие платформы [25].

Однако наибольшую производительность способны обеспечить

сложные гетерогенные системы включающие себя несколько архитек- тур, которые помимо параллельности вычислений могут предложить и наиболее эффективный способ аппаратного выполнения этих вычисле- ний. Именно поэтому построение многоядерных гетерогенных систем является интересной и актуальной задачей на сегодняшний день, кото- рой занятомножество IT компаний по всему миру [6].

В тоже время с увеличением сложности платформы существенно возрастает и сложность её программирования. Появляются барьеры проектирования такие как [21]:

•   Отдельная среда проектирования для каждого вида вычислитель- ных ядер.

•   Ручное проектирование коммуникаций между ядрами и общего управления системой.

•   Отсутствие средств отладки на уровне всей системы.

Существуют различные подходы к  решению  таких  проблем,  один  из них — асимметричный маркерный процессинг (АМП) [24], разра- ботанный на математико-механическом факультете СПБГУ. Данный подход позволяет спроектировать гетерогенную систему обладающую единой вычислительной средой, унифицированным механизмом пере-

дачи управления, а также генерацией части элементов системы на этапе компиляции, что позволяет решить указанные выше проблемы.

В рамках этой курсовой планируется построить такую систему на базе платы evmk2h, представляющей из себя систему на кристалле, под- держивающую 2 архитектуры — ARM и DSP.

1.       Асимметричный маркерный процессинг

1.1.      Описание

Асимметричный маркерный процессинг — подход к созданию сложных гетерогенных систем с возможностью организации единой вы- числительной среды с унифицированным механизмом передачи управ- ления. Его название можно расшифровывать следующим образом:

•   Асимметричный означает, что как сами процессоры, так и их ро- ли в общем вычислительном процессе отличаются друг отдруга.

•   Маркерный означает строгую очередность участия разных процес- соров в вычислениях, т.е. в любой момент времени надрешением задачи может работать только один процессор. Право решать за- дачу дает, уникальный для каждой задачи, маркер. По желанию программиста он может быть передан от одного процессора дру- гому. Изначально маркер принадлежит процессору, который по воле программиста, первым начал работу над решением задачи. Считается, что система выполняет одну вычислительную задачу, поэтому единовременно маркер в ней может быть только один.

АМП обладает рядом преимуществ перед своими аналогами и кон- курентами, а именно:

1.     Поддержка произвольных вычислительных систем с ядрами CPU, GPU, DSP, FPGA любых производителей и архитектур.

2.     Возможность создания единой вычислительной среды для про- граммируемых ядер и логических структур в FPGA.

3.     Общий унифицированный механизм передачи управления между ядрами, поддерживающий произвольную последовательность пе- редач управления между устройствами.

4.     Сквозной маршрут проектирования от языка высокого уровня к машинному коду всей системы.

5.     Автоматическая генерация межпроцессорных коммуникаций.

6.     Отладка на уровне системы.

1.2.    Стек протоколов передачи маркера

Для организации коммуникации между процессорами авторами асимметричного маркерного процессинга предложен стек протоколов [24], основанный на протоколах сетевого стекаISO/OSI. Используемый протокол включает в себя пять уровней:

1.2.1.     Прикладной  уровень

C этим уровнем работает прикладной программист по желанию ко- торого может быть организована передача маркера одному из процес- соров, доступных системе. Для этого формируется структура передачи маркера состоящая из 4-х полей:

1.     Номер процессора, которому передается маркер.

2.     Размер пакета.

3.     Пакет с номером точки входа, где номер точки входа — это но- мер строки в таблице, содержащей адреса точек входа доступных в системе функций (данная таблица создается компилятором во время трансляции).

4.     Результат транзакции на транспортном уровне.

1.2.2.    Уровень представления

На данном уровне может быть проведена кодировка пакета одним из способов определенных при разработке системы. После проведения шифрования к пакету добавляется заголовок уровня представления, в котором указывается номер выбранной кодировки, в случае если коди- рование не проводилось указывается значение равное 0.

1.2.3.    Транспортный уровень

Обеспечивает коммуникацию между процессорами. Оперирует че- тырьмя видами пакетов:

Пакет 1: сама передача маркера.

Пакет 2: подтверждение, что маркер получен (ответ на пакет 1). Пакет 3: подтверждение, что оповещение о получении маркера полу-

чено (ответ на пакет 2).

Пакет 4: аварийное завершение транзакции.

9.     Состояние D — процессор осуществляет прием маркера

Процессор, обладающий маркером (находящийся в состоянии А), начинает передачу управления, посылая пакет 1 другому процессору, и переходит в состояние B. В состоянии B он по некоторому таймауту осуществляет повторную посылку пакета типа 1. Второй процессор (на- ходящийся в состоянии С) при получении пакета 1 переходит в состоя- ние D и посылает пакет 2. Получив пакет 2, первый процессор входит в состояние С и посылает пакет 3. Второй процессор, получив пакет   3 принимает состояние А. На этом передача маркера считается завер-шенной.

На сетевом уровне к пакету добавляется заголовок с номерами пере- дающего и принимающего процессоров и контрольная сумма всего па- кета (включая добавленный заголовок), после чего выбирается способ передачи на физическом уровне и вызывается соответствующая функ- ция физического уровня.

4.     Контрольная сумма (3 байта)

Заголовок 2: транспортный уровень

1. Номер транзакции (4 байта)

Заголовок 3: уровень представления

1. Номер алгоритма кодирования (2 байта)

1.4.    Реализация физического уровня стека протоко- лов передачи маркера

Реализация физического уровня в общей памяти (в рамках данной курсовой была выбрана память MSM) базируется на описании в статье ”Асимметричный маркерный процессинг” [24]. Она предполагает созда- ние кольцевого буфера для каждого процессора, у которого есть доступ

к памяти. В этих буферах хранятся принятые пакеты. Хранение паке- та происходит следующим образом: сначала хранится длина пакета (2 байта), а затем сам пакет.

Доставка пакета происходит благодаря работе двух программ — на физическом уровне передающего процессора программа забирает пакет из внутреннего буфера своего стека и помещает в буфер принятых паке- тов принимающего процессора, затем программа на физическом уровне получающего процессора, постоянно проверяющая состояние своего бу- фера принятых пакетов, обнаруживает в нем новый  пакет  и  начинает его обработку в своем стеке.

Если пакет больше, чем свободная часть буфера, то он удаляется из памяти стека отправляющего процессора (как отправленный) и нигде не остается его копии.

1.5.    Возможные применения АМП

Асимметричный маркерный процессинг может быть использован для создания систем требующих применения нескольких вычислителей различной функциональности с целью ускорениявыполнения вычисле- ний.

Особенно востребованы такие сложные системы в военной сфере. Например, данный подход может быть применен для наведения раке- ты на местности. Схема примерной работы могла бы выглядеть так: есть основной процессор с архитектурой общего назначения (например ARM) он получает данные с камеры и посылает их на более специали- зированный вычислитель (например DSP), который выполняет свертку Фурье, необходимую для анализа изображения с камеры, и возвраща- ет результаты обратно на первый вычислитель. На основе полученных данных принимается решение о наведении на цель.

Еще одно возможное применение АМП — обфускация. Она может

достигаться двумя способами:

будут скрыты при попытке анализа программы.

2.     Исполняемый файл может быть подготовлен специальным ком- пилятором, который включит в него блоки кода от различныхархитектур, а также на границах этих блоков сгенерирует коман- ды передачи маркера с данными о точке входа для продолжения выполнения программы на другом вычислителе.

Оба этих подхода также могут применяться при разработке военных систем.

2.       Цели и задачи

Цель данной курсовой работы — реализация части стека протоко- лов асимметричного маркерного процессинга (физический, сетевой и транспортный уровни) под архитектуру keystone 2 для ядра ARM.

Для их достижения были сформулированы следующие задачи:

1.     Исследовать предметную область: провести анализ уже существу- ющих реализаций АМП, а также его аналогов. Изучить устрой- ство используемой архитектуры, а именно понять как ядра про- цессора могут быстро и эффективно обмениваться информацией друг сдругом.

3.       Обзор существующих реализаций

Асимметричный маркерный процессинг уже был реализован груп-  пой научных сотрудников из СПБГУ и УРФУ [24] с использованием языка их собственной разработки — HasCoL [26]. Реализация проводи- лась на  платформе  Zybo  Zynq-7000  (ядра  ARM  Cortex-A9  и  FPGA). С использованием модифицированного компилятора Clang генериро- валось 2 файла — исполняемый код для основного процессора и про- грамма на языке HasCoL, которая впоследствии использовалась для генерации прошивки под ПЛИС.

В рамках работы были проведены замеры времени передачи марке- ра для 2-х типов памяти: памяти, расположенной на кристалле (Память SoC), и оперативной памяти (DDR3). Результаты измерений представ- лены в таблице 1, все значения указаны в наносекундах.

4.       Обзор аналогов

Существуют два основных механизма по обеспечению управления гетерогенными системами:

Первый — построение системы, как единого целого, с возможно- стью организации единой вычислительной среды, что позволяет суще- ственно расширить возможности прикладного программиста по вза- имодействию с такой системой. Именно такой механизм лежит в ос- нове Асимметричного маркерного процессинга, а также Heterogeneous System Architecture отAMD.

Второй — рассмотрение системы, как набор отдельных частей и по- следующее их объединение, то есть организация интегральной вычис- лительной среды. Такие подходы можно частовстретить в современных средах проектирования для гетерогенных систем, таких как Vivado или Code Composer Studio.

Ниже приведен более подробный обзор решений в данной области.

4.1.      Heterogeneous System Architecture

Heterogeneous System Architecture (HSA) — подход к созданию ге- терогенных систем в рамках которого реализуется единая вычисли- тельная среда для CPU и GPU. Разрабатывается компанией HSA Foundation, возглавляемой AMD. Целями данного проекта является по- строение системы, которая была бы проста и удобна для прикладного программиста, но в тоже время имела широкие вычислительные воз- можности благодаря наличию нескольких архитектур.

Основные преимущества данного подхода [5]:

•   Создание единой вычислительной среды для CPU и GPU.

•   Общее адресное пространство.

•   Полная когерентность памяти.

•   Смена контекста и вытесняющая многозадачность.

•   Открытые спецификации

К недостаткам проекта можно отнести слабую поддержку платформ отличных от CPU и GPU, а также необходимость поддержки данной технологии на аппаратном уровне.

4.2.    Механизм взаимодействия  с  гетерогенной  си- стемой в Code Composer Studio

Texas Instruments — одна из передовых компаний, занимающихся разработкой многоядерных SoC систем. Именно эта компания предло- жила мощную среду проектирования для таких процессоров — Code Composer Studio. Одним из основных достоинств данной  среды  явля- ется хорошо проработанный механизм взаимодействия со сложными устройствами, производимыми компанией. Он предоставляет програм- мисту массу широких возможностей, таких как [21]:

•   Организация интегрированной вычислительной среды.

•   Подключение DSP как сопроцессоров.

•   Контроль состояния памяти.

Из недостатков системы можно выделить поддержку только RISC архитектур и DSP, а также возможность применения данной техноло- гии только для продуктов компании Texas Instruments.

Другая среда проектирования позволяющая программисту успешно работать со сложными системами — Vivado от компании Xilinx. Способ взаимодействия с гетерогенными системами лежащий в основе данной среды позволяет проектировать системы содержащие  программируе- мые логические интегральные схемы (ПЛИС). Его основные преиму- щества это [8]:

•   Организация интегрированной вычислительной среды.

•   Подключение IP-ядер в FPGA как сопроцессоров.

•   Поддержка языков высокого уровня.

•   Унификация интерфейсов RISC-FPGA.

•   Единая среда отладки.

Однако у данного  решения  существует  ряд  серьезных  недостат- ков  таких  как   нацеленность  преимущественно  на  архитектуры  RISC  и FPGA, а  также  сложности  при  проектировании  компактных  систем  с малой латентностью [8].

5.       Стек технологий

5.1.      Плата evmk2h

Для реализации курсовой университетом  была  предоставлена  пла-  та evmk2h с архитектурой keystone 2, разработанная компанией Texas instruments [15]. Данная плата имеет характеристики — полностью под- ходящие под поставленные задачи, а именно на ее кристалле находятся ядра 2-х разных архитектур (ARM и DSP), а также существует специ- альный высокоскоростной контроллер памяти Multicore shared memory controller (MSMC) [18], который должен обеспечивать хорошую ско- рость общения между ядрами этих 2-х архитектур. Полная схема про- цессора этой платы представлена на Рис. 2:

Для разработки была выбрана официальная среда  от  Texas instruments — Code Composer Studio 9 [14].  Она  предоставляет широ- кие возможности отладки программ на плате, такие как просмотр ди- зассемблированного кода и состояния участков памяти, а также запуск программы на выбранном ядре кристалла. Еще одним преимуществом является свободный выбор языка разработки (Си или ассемблер) и раз- личных компиляторов к ним.

6.       Реализация АМП

Процесс реализации асимметричного маркерного процессинга услов- но можно разделить на 3 этапа:

1.     Изучение окружения, предоставляемого производителем для ра- боты с платой, а также запуск первых программ.

2.     Организация передачи пакетов между ядрами ARM и DSP.

3.     Непосредственная реализация протокола лежащего в основе АМП Ниже дано более подробное описание этих этапов.

6.1.      Запуск первых программ

Производителем предоставляется широкий спектр возможностей по взаимодействию с платой. Первый и наиболее доступный — это запуск программ через операционную систему Linux установленную на плате. Однако в силу заводского брака, данный  способ  оказался  недоступен для автора, поэтому были изучены другие возможности запуска про- грамм путем непосредственной перепрошивки устройства через отла- дочный интерфейс JTAG.

В рамках данной задачи были созданы 3 базовые программы [11]: на языке ассемблер, на языке Си под голое железо и на языке Си с исполь- зованием конфигурируемой операционнойсистемы sys-bis [19], постав- ляемой разработчиком. Наибольший интерес представляет последняя программа, автором были изучены модули этой операционной системы отвечающие за вывод печати в консоль и взаимодействие с таймера- ми. Впоследствии эти модули широко использовались для проводимых временных замеров.

Также на этом этапе были изучены различные варианты располо- жения программ в памяти кристалла и было принято решение распола- гать исполняемый код в памяти MSM, а не вDDR3, как это делалось по

умолчанию, так как память MSM представляет собой высокоскорост- ную статическую память [18], что должно увеличить производитель- ность исполняемых программ.

6.2.    Организация общения ядер ARM и DSP

Следующим этапом реализации стала организация передачи тесто- вых пакетов между ядрами ARM и DSP, а также проведение замеров времени передачи этих пакетов. В связи с тем, что запустить програм- мы, написанные на Си, оказалось гораздо проще, благодаря наличию инструкций от производителя платы [9, 10], данный этап был проведен сначала для программ на Си, а затем для программ на ассемблере, а   не только для ассемблера, как это планировалось изначально.

Для проведения измерений были изучены 3 различных способа за- мера времени: счетчик циклов процессора ARM [3], системный таймер sys-tick [7] и независимый таймер ядра ARM — generic timer [2]. В ре- зультате был выбран счетчик циклов, как самый простой в настройке, а также рекомендуемый производителем [19] способ замера времени вы- полнения программ.

Алгоритм работы измеряемых программ [20] можно описать таким образом: в цикле на 128 итераций повторяется следующее

1.     Сброс счетчика циклов процессора ARM.

2.     Считывание текущего значения счетчика циклов.

3.     Отправка пакета длинной 92 байта со стороны ядра ARM.

4.     Ответ DSP пакетом аналогичной длины.

5.     Ответ ARM новым пакетом в 92 байта.

6.     Считывание текущего значения счетчика циклов.

7.     Вычисление результатов замера.

Данный алгоритм полностью повторяет [24] работу аналогичных программ на платформе Zybo Zynq-7000, что позволяет сравнить теку- щие результаты, указанные в таблице 2, с результатами описываемыми в главе 3.

Таблица 2: замеры времени передачи пакетов 92(х3) байт.

Как видно из результатов платформа keystone2 действительно зна- чительно выигрывает в производительности перед Zybo Zynq-7000, вы- игрыш при запуске программ на ассемблере составил порядка 41 про- цента в сравнении с лучшим результатом описываемом в статье ”Асим- метричный маркерный процессинг” [24], что дает хороший прогноз на скорость работыАМП.

Позже, для лучшего восприятия, был проведен более подробный анализ измерений, результаты можно видеть в таблице 3, где E — ма- тожидание исследуемой величины, D — дисперсия, σ — среднеквадра- тическое отклонение, I — доверительный интервал для матожидания, вероятность попадания в который — 95%.

Таблица 3: статистика времени передачи пакетов 92(х3) байт.

Также на данном этапе было проверено предположение о том, что расположение кода программ в памяти MSM также значительно уско- рит выполнение программы. Ниже, в таблице 4, указаны результаты выполнения программ из различной памяти, подтверждающие данное

предположение. Для замеров была использована программа на Си со стороны ARM [20] и программа на ассемблере со стороны DSP.

В рамках данного этапа были реализованы [1] все базовые функции трех протоколов АМП — физического, сетевого и транспортного, что

успешно позволило осуществить бесперебойную передачу маркера от ARM к DSP и обратно.

Также были сформулированы дальнейшие направления развития курсовой, а именно предложено встроить полученную реализацию в программу поиска фрейма на изображении, которая задействует яд- ра ARM и DSP, однако общение в которой происходит другим, более медленным и менее надежным способом.

Кроме того работы по Асимметричному маркерному процессингу могут быть продолжены до полной его реализации под архитектуру keystone2. А также возможен ряд исследований в таких областях как обеспечение еще большей надежности АМП и проектирование отказо- устойчивых систем.

Заключение

В ходе курсовой работы выполнены следующие задачи:

1.     Проведено исследование предметной области.

2.     Изучена архитектура keystone 2.

3.     Изучены способы взаимодействия с платой evmk2h.

4.     Обеспечена коммуникация между процессорами ARM и DSP и проведена его временная оценка.

6.     Сформулированы дальнейшие планы по развитию курсовой.

Список литературы

[4]     EVMK2H            Hardware            Setup             Guide.             URL: http://software-dl.ti.com/processor-sdk-linux/esd/docs/latest/linux/How_to_Guides_Hardware_Setup_with_CCS

[7]     KeyStone Architecture TIMER64P — 2012 year.

[22]     В.Г. Соломенчук. Железо ПК 2010 — БХВ-Петербург, 2010 год.